A. ISE13.4的ISim做的仿真，出来数字显示，能不能以模拟方式显示波形啊怎么找不到fomat选项
不能，ISim不能显示波形，要想看波形就用Modelsim吧。。。。
B. 如何改变ISE simulator 仿真背景颜色
1、在Isim环境下，选择Edit->Preferences，打开Preferences窗口后，在Category下面展开ISE Simulator，选中Colors，在右侧即可以对仿真背景的颜色进行设置。2、ISE是使用XILINX的FPGA的必备的设计工具。目前官方提供下载的最新版本是14.4。它可以完成FPGA开发的全部流程，包括设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等，功能非常强大。ISE除了功能完整，使用方便外，它的设计性能也非常好，拿ISE 9.x来说，其设计性能比其他解决方案平均快30%，它集成的时序收敛流程整合了增强性物理综合优化，提供最佳的时钟布局、更好的封装和时序收敛映射，从而获得更高的设计性能。先进的综合和实现算法将动态功耗降低了10%。
C. 怎样将SPICE仿真模型 导入isim PE
使用vivado isim仿真的方法和过程如下：1) 测试平台建立；a) 在工程管理区点击鼠标右键，弹出菜单选择New Source，弹出界面； b) 输入文件名，选择Verilog Test Fixture，打钩add to project，单击NEXT；c) 选择要仿真的文件，点击NEXT； d) 点击“FINISH”，就生成一个Verilog测试模块。 ISE能自动生成测试平台的完整构架，包括所需信号、端口声明以及模块调用的实现。所需要完成的工作就是initial….end模块中的“//Add stimulus here”后面添加测试向量生成代码。 这里给出示例测试代码，将其添加于//Add stimulus here处#100; SW = 7; #100; SW = 11; #100; SW = 13; #100;SW = 14; 2) 测试平台建立后，在工程管理区将状态设置为“Simulation”；选择要仿真的文件名，过程管理区就会显示“Isim simlator”； 3) 下拉“Isim simlator”，选择“Simulate Behavioral Model”，单击鼠标右键，现在“Process Properties”可修改仿真远行时间等。 4) 修改后，直接双击“Isim simlator”中的“Simulate Behavioral Model”进行仿真。检查仿真结果是否达到预期设计目标。Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。集成的设计环境——Vivado设计套件包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。
D. XILINX 仿真软件Isim在数据段无效时怎么设置可以使其显示为X 或者怎么设置可以在看数据有效时更清楚些
modelsim 10.0官网就能下载 破解文件网络一下就有12.x里面已经取消了testbench waveform 大家都说那是新手用的东西 学一段时间大家就都写testbench了（老师和高手们一直都这么说，我还是觉得直接设置省事点哈，我比较懒 lol）modelsim里面可以直接设置信号电平 我记得 不知道最新的modelsim里面还有没 网络文库里面找个modelsim的教程上面就有
E. 如何使用vivado isim仿真
使用vivado isim仿真的方法和过程如下：1) 测试平台建立；a) 在工程管理区点击鼠标右键，弹出菜单选择New Source，弹出界面； b) 输入文件名，选择Verilog Test Fixture，打钩add to project，单击NEXT；c) 选择要仿真的文件，点击NEXT； d) 点击“FINISH”，就生成一个Verilog测试模块。 ISE能自动生成测试平台的完整构架，包括所需信号、端口声明以及模块调用的实现。所需要完成的工作就是initial….end模块中的“//Add stimulus here”后面添加测试向量生成代码。 这里给出示例测试代码，将其添加于//Add stimulus here处 #100; SW = 7; #100; SW = 11; #100; SW = 13; #100; SW = 14; 2) 测试平台建立后，在工程管理区将状态设置为“Simulation”；选择要仿真的文件名，过程管理区就会显示“Isim simlator”； 3) 下拉“Isim simlator”，选择“Simulate Behavioral Model”，单击鼠标右键，现在“Process Properties”可修改仿真远行时间等。 4) 修改后，直接双击“Isim simlator”中的“Simulate Behavioral Model”进行仿真。检查仿真结果是否达到预期设计目标。Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。集成的设计环境——Vivado设计套件包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。
F. sultisim怎么做qpsk的仿真
Multisim吧
G. 怎么进行modelsim与ise13.1的仿真
首先编译xilinx的仿真库 仿真库编译完成之后 在modelsim中才可以仿真，如果你的工程比较小的话，使用ise自带的isim仿真就可以了，isim由于是ise自带的，使用比较简单
H. 急求,ise用自带的ISim仿真无法出现波形
因为你没有编译glbl.v文件。需要在仿真脚本文件里添加vlogd:/ise14.5/setup/14.5/ise_ds/ise/verilog/src/glbl.v。路径换成你自己的路径
I. 怎么把用ad画的电路用mulisim仿真
大学上课学过，但仅限于官方库里的器件才有仿真功能；但AD10版以后官方库基本上被移除光了。不再去学AD的仿真功能了。如果要电路仿真的话Multisim。 >>
